• Entwicklung und Ausarbeitung von HF- und Hochfrequenz-Layouts für IC-Substrate und Leiterplatten für Sensor- und Mixed-Signal-Anwendungen unter Einhaltung der elektrischen, thermischen und fertigungstechnischen Anforderungen
• Durchführung einer HF-gerechten Bauteilplatzierung und Übertragungsleitungsführung, einschließlich Strukturen mit kontrollierter Impedanz, differentieller Leitungspaare, koplanarer Wellenleiter (CPW) sowie Microstrip- und Stripline-Implementierungen
• Optimierung des Layouts hinsichtlich Signalintegrität (SI), Power Integrity (PI) und HF-Performance bei gleichzeitiger Minimierung von Kopplung, Übersprechen, Einfügedämpfung, Rückflussdämpfung und elektromagnetischen Störungen (EMI)
• Erstellung und Pflege von Package-Substrat- und Leiterplattenlayouts mit der Cadence Allegro Suite (Allegro X, APD), Altium Designer und/oder Siemens PADS, einschließlich Designbibliotheken, Lagenaufbauten und Constraint-Management
• Zusammenarbeit mit Fachkräften aus den Bereichen EMV, Analogdesign, Packaging und IC-Design zur Unterstützung des Chip-Package-Board-Co-Designs, zur erfolgreichen Integration von Hochfrequenzschaltungen sowie zur Unterstützung von Simulationsaktivitäten mit SI-/PI-/EM-Extraktionstools
• Durchführung von Designverifikationen und Fertigbarkeitsprüfungen, einschließlich DRC-/ERC-Prüfungen und der Einhaltung von Fertigungsvorgaben
• Auswahl und Qualifizierung von Lieferanten für Leiterplatten und SMT (Surface-Mount-Technologie), einschließlich Unterstützung bei Lieferkette und Baugruppenfertigung

Wen wir suchen

• Bachelor- oder Masterabschluss in Elektrotechnik, Mikroelektronik, Halbleiterphysik, Computertechnik oder einem verwandten Fachgebiet
• Mindestens 6 Jahre Berufserfahrung in der Halbleiter- oder Elektronikindustrie
• Fundierte Erfahrung mit der Cadence Allegro Suite (Allegro X, APD, Package Designer) und/oder Altium Designer
• Erfahrung mit der Cadence Virtuoso Suite sowie Physical-Verification-Tools wie Siemens Calibre oder Cadence PVS ist äußerst wünschenswert
• Kenntnisse von Halbleiterprozessen, Anforderungen im Analog- und Mixed-Signal-Design sowie ESD-/EMV-Konzepten sind von großem Vorteil
• Kenntnisse im kontrollierten Impedanzrouting, elektromagnetischer Kopplung, Erdungsstrategien, Abschirmungskonzepten und HF-Anpassungsnetzwerken
• Erfahrung mit IC-Gehäusesubstraten, HDI-Leiterplattentechnologien, BGA-, Wirebond- und Flip-Chip-Packaging
• Erfahrung im CMOS-IC-Layout ist sehr wünschenswert und bietet wertvolle Expertise in den Bereichen Parasitenkontrolle, Matching-Techniken, Bauteilplatzierung, Abschirmungskonzepte sowie Chip-Package-Board-Co-Design
• Gute Englischkenntnisse in Wort und Schrift sind zwingend erforderlich, Deutschkenntnisse sind von Vorteil

Wir bieten ein wettbewerbsfähiges Gehalt und Zusatzleistungen, die sich an Deiner Leistung, Erfahrung und Qualifikation orientieren.
Die Anstellung erfolgt nach dem Lohn- und Gehaltstarifvertrag für Angestellte der Elektro- und Elektronikindustrie, Beschäftigungsgruppe G (https://www.feei.at/aktuelles/mindestloehne-und-gehaelter-eei/).
Wir bieten eine höhere Vergütung je nach Deinen Kenntnissen und Fähigkeiten.

Bei Fragen wende dich gerne an Hana Krsul unter Hana.Krsul@ams-osram.com oder +43 664 9665611.