• Entwicklung und Pflege von Rule Decks für Synopsys IC Validator (ICV), Siemens Calibre und Cadence PVS zur Durchführung von Design Rule Checks (DRC), Layout Versus Schematic Checking (LVS), Electrical Rule Checks (ERC) sowie Antennenverifikationen über mehrere Halbleitertechnologien hinweg
• Durchführung von Physical-Signoff-Verifikationsabläufen mit Synopsys IC Validator, Siemens Calibre und Cadence PVS sowie Analyse der Verifikationsergebnisse zur Sicherstellung der Tape-out-Reife und der Einhaltung der Anforderungen der jeweiligen Foundry
• Erstellung und Optimierung von DFM- (Design for Manufacturability) und Pattern-Matching-Prüfungen zur Verbesserung der Fertigbarkeit, Ausbeute, Zuverlässigkeit und Prozessrobustheit
• Untersuchung und Behebung komplexer Verifikationsverstöße durch Root-Cause-Analysen sowie enge Zusammenarbeit mit Layout-Ingenieuren, Schaltungsentwicklern und Technologie-Teams
• Entwicklung von Automatisierungs- und Regressionsframeworks zur Steigerung der Verifikationseffizienz, der Regelqualität, der Laufzeitleistung und der Nachverfolgbarkeit von Ergebnissen
• Unterstützung der Technologiequalifizierung und Methodenentwicklung durch die Evaluierung neuer Prozessknoten, die Validierung von Regelimplementierungen sowie die Etablierung von Golden-Signoff-Flows
• Integration der Verifikationsergebnisse in den gesamten Signoff-Prozess, einschließlich DRC-, LVS-, ERC-, Antennen-, DFM- und parasitärer Extraktionsabläufe, um eine robuste und skalierbare Verifikationsmethodik sicherzustellen

Wen wir suchen

• Bachelor- oder Masterabschluss in Elektrotechnik, Mikroelektronik, Halbleiterphysik, Computer Engineering oder einem verwandten Fachgebiet
• Mindestens 10 Jahre Berufserfahrung in der Halbleiterindustrie
• Fundiertes Verständnis der Halbleiterfertigung und der Grundlagen des IC-Designs, einschließlich CMOS-Technologien, Layout-Methodiken, parasitärer Effekte, Zuverlässigkeitsanforderungen und Signoff-Prozessen
• Praktische Erfahrung mit Physical-Verification-Tools, insbesondere Synopsys IC Validator (ICV), sowie gute Kenntnisse von DRC-, LVS-, ERC-, Antennen- und DFM-Verifikationsabläufen
• Programmier- und Automatisierungskenntnisse in Sprachen wie Python, Tcl, Perl, Shell oder SKILL zur Entwicklung von Verifikationswerkzeugen, Regressionsframeworks und automatisierten Workflows
• Ausgeprägte analytische Fähigkeiten zur Untersuchung komplexer DRC-, LVS-, ERC- und DFM-Verstöße, zur Identifikation von Ursachen sowie zur Entwicklung wirksamer Lösungen
• Hohe Detailgenauigkeit und ein starkes Qualitätsbewusstsein, um auch subtile Regelverstöße oder Verifikationsprobleme vor dem Tape-out zuverlässig zu erkennen
• Fähigkeit zur effektiven Zusammenarbeit in interdisziplinären Teams und zur Unterstützung von Design-, Layout-, Technologie-, Zuverlässigkeits- und Fertigungsbereichen
• Verhandlungssicheres Englisch; Deutschkenntnisse sind von Vorteil, jedoch keine Voraussetzung. Fähigkeit, Verifikationsergebnisse und Erkenntnisse verständlich gegenüber Layout-Ingenieuren, Schaltungsentwicklern, CAD-Teams und Foundry-Partnern zu kommunizieren

Wir bieten ein wettbewerbsfähiges Gehalt und Zusatzleistungen, die sich an Deiner Leistung, Erfahrung und Qualifikation orientieren. Die Anstellung erfolgt nach dem Lohn- und Gehaltstarifvertrag für Angestellte der Elektro- und Elektronikindustrie, Beschäftigungsgruppe G (https://www.feei.at/aktuelles/mindestloehne-und-gehaelter-eei/). Wir bieten eine höhere Vergütung je nach Deinen Kenntnissen und Fähigkeiten.

Bei Fragen wende dich gerne an Daria Berezova unter DARIA.BEREZOVA@AMS-OSRAM.COM oder +49 (941) 8501571.